 |
Türkçe Metin |
| RS flip-floplar, bir saat girişi olmadan asenkron olabildikleri gibi bir saat girişi ile çıkış değişimlerinin senkronize edilmesi ile senkron olabilir. Her iki durumda da doğruluk tablosu aynıdır ve senkron RS flip-floplarda, flip-flopu aktif eden saatin geçişi oluşmadıkça çıkış değerini korunur. Darbe tetiklemeli RS flip-flop lojik devresi, blok şeması ve doğruluk tablosu Şekil.2’de verilmiştir. |
 |
İngilizce Çevirisi |
| RS flip-flops can be asynchronous without a clock input, as well as output with a clock input it can be synchronous with the synchronization of its changes. Truth table in both cases same and synchronous Rs flip-flops output unless the clock switching that activates the flip-flop occurs the value is retained. Rs flip-flop logic circuit with Pulse trigger, block diagram and accuracy chart Figure.Given at 2. |